IBM ha presentado el primer chip del mundo con un tamaño inferior a 1 nanómetro

IBM ha anunciado que ha alcanzado una nueva etapa en la investigación sobre tecnología de semiconductores. La empresa ha revelado que ha desarrollado el primer diseño de chip funcional del mundo con un tamaño inferior a 1 nanómetro. El prototipo de 7 angström —es decir, aproximadamente 0,7 nanómetros—, creado con la nueva arquitectura denominada «Nanostack», se basa en el diseño de nanosheet de 2 nanómetros que IBM presentó en 2021. La empresa señala que este nuevo enfoque ofrece una mayor densidad de transistores, al tiempo que aporta mejoras notables en cuanto a rendimiento y eficiencia energética.

Según la información facilitada por IBM, el nuevo diseño alcanza una densidad de transistores dos veces mayor que la del chip anterior de 2 nanómetros. En un chip de silicio del tamaño de una uña humana caben aproximadamente 100 000 millones de transistores. La empresa afirma que el aumento del número de transistores podría proporcionar un rendimiento hasta un 50 % superior o una eficiencia energética hasta un 70 % mejor en comparación con sus diseños de 2 nanómetros de la misma clase tecnológica. Estas cifras se basan en las mediciones realizadas por IBM en sus propios laboratorios con el prototipo, que se encuentra en fase de investigación.

Jay Gambetta, director de IBM Research, afirmó que la nueva arquitectura tiene como objetivo aumentar la potencia de cálculo al tiempo que limita el incremento del consumo energético. Según Gambetta, este enfoque no solo permitirá desarrollar sistemas más potentes en el futuro, sino que también puede contribuir a la eficiencia energética en numerosos ámbitos, desde los centros de datos hasta las aplicaciones de inteligencia artificial. No obstante, cabe señalar que dicho diseño aún no se ha convertido en un producto comercial y que se trata de una tecnología desarrollada en laboratorios de investigación.

La arquitectura Nanostack apila los transistores verticalmente

El nuevo enfoque de IBM, en lugar de cambiar por completo la tecnología de transistores de nanohojas que había desarrollado anteriormente, la amplía con una estructura diferente. En la arquitectura «nanostack», los transistores no solo se colocan en el plano horizontal, sino que además se apilan verticalmente y se disponen de forma escalonada entre sí. De este modo, es posible utilizar un mayor número de transistores en la misma superficie.

Según los detalles técnicos compartidos por la empresa, cada transistor está formado por tres capas de nanohojas de aproximadamente cinco nanómetros de grosor. Entre las capas hay un espacio de unos nueve nanómetros. IBM señala que cada nanohoja está compuesta por tan solo 15 filas de átomos de silicio. El hecho de que se pueda fabricar a esta escala pone de manifiesto el nivel de precisión alcanzado por la producción moderna de semiconductores. Además, se sabe que, a medida que se desarrollan geometrías de fabricación más pequeñas, aspectos como las dificultades de producción, el coste y la eficiencia cobran mayor importancia.

IBM no espera que la nueva arquitectura pase a la producción en serie a corto plazo. La empresa prevé que el inicio de la producción comercial de chips basados en nanostacks pueda tardar unos cinco años. Sin embargo, en el sector de los semiconductores, la transferencia de nuevas tecnologías de fabricación del laboratorio a la fábrica suele llevar más tiempo del previsto. Por ello, existe la posibilidad de que el calendario anunciado varíe en función del proceso de desarrollo tecnológico.

Por otra parte, Rapidus, el fabricante japonés de chips con el que IBM colabora para comercializar su actual tecnología de nanosheets, ya había anunciado anteriormente que su objetivo era iniciar la producción en serie de chips de 2 nanómetros en la segunda mitad de 2027. Teniendo en cuenta este calendario, se espera que el diseño a nivel de 0,7 nanómetros requiera un proceso de desarrollo más largo antes de llegar a la producción en serie.

IBM ha indicado que compartirá planes más detallados sobre la comercialización de la arquitectura «nanostack» en una fecha posterior. La empresa sostiene que esta arquitectura podría ofrecer a los fabricantes de chips una nueva vía de escalabilidad para desarrollar procesadores más potentes y eficientes en los próximos años. No obstante, la transformación de este tipo de tecnologías, que aún se encuentran en fase de investigación, en productos comerciales sigue dependiendo de numerosos factores técnicos, como los costes de producción, los índices de rendimiento y los avances en los equipos de fabricación de semiconductores. Por ello, la acogida que tendrá la arquitectura «nanostack» en el sector se aclarará a raíz de los trabajos de producción y comercialización que se lleven a cabo en los próximos años.